TP 1 MODUL 2

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video simulasi

4. Prinsip Kerja Rangkaian

5. Download File  

1. Kondisi[Kembali]

Percobaan 1 Kondisi 7

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=0, B1=1, B2=don’t care, B3=don’t care, B4=don’t care, B5=don’t care, B6=don’t care dengan led diganti logicprobe.

2. Gambar Rangkaian Simulasi[Kembali]

 

sebelum Simulasi

Ketika Simulasi

 

3. Video simulasi[Kembali]

4. Prinsip Kerja Rangkaian[Kembali]

• Pada D flip flop, Input pada S=1, dan R=0, maka berdasarkan logika RS flip flop, output pada Q akan di set menjadi 1. dan nilai ini tidak berubah walaupun nilai D dan Clock di ubah ubah. sebaliknya saat S=0, dan R=1, maka berdasarkan logika RS flip flop, output pada Q akan di reset menjadi 0. Nilai D baru akan mempengaruhi output jika S=0 & R=0, serta terjadi trigger saat perpindahan clock dari LOW ke HIGH. saat S=1, dan R=1, maka berdasarkan logika RS flip flop, output berada dalam kondisi terlarang.

• Pada JK flip flop, Input pada S=1, dan R=0, maka berdasarkan logika RS flip flop, output pada Q akan di set menjadi 1. dan nilai ini tidak berubah walaupun nilai J,K dan Clock di ubah ubah. sebaliknya saat S=0, dan R=1, maka berdasarkan logika RS flip flop, output pada Q akan di reset menjadi 0. Nilai J dan K baru akan mempengaruhi output jika S=0 & R=0, serta terjadi trigger saat perpindahan clock dari LOW ke HIGH. saat S=1, dan R=1, maka berdasarkan logika RS flip flop, output berada dalam kondisi terlarang. dan saat J=1 dan K=1 flip flop berada dalam kondisi toggle(keadaan berlawanan). setiap terjadi trigger output yang baru merupakan invers dari output yang lama.

5. Download File[Kembali]

1. Download file rangkaian Unduh

2. Download video simulasi Unduh 

3. Download datasheet gerbang J-K Flip-Flop Unduh

4. Download datasheet gerbang  D Flip-Flop Unduh

5. Download datasheet switch Unduh

6. Download datasheet logicprobe Unduh